<big id="z9zvl"><thead id="z9zvl"></thead></big><rp id="z9zvl"></rp>
    <big id="z9zvl"><video id="z9zvl"></video></big>

          <progress id="z9zvl"></progress>

          新聞中心

          EEPW首頁 > 嵌入式系統 > 牛人業話 > 從一張示波器截圖談FIFO

          從一張示波器截圖談FIFO

          作者:Jobs時間:2021-04-22來源:EEPW收藏

          概要:SPI外設具有協議通用性強,高速串行通訊,操作簡便等優點。本文講述了在使用SPI外設驅動LCD屏時,由于功能遇到的“異步”發送數據,導致LCD屏驅動異常,從而屏幕顯示失敗的問題。借助示波器觀察引腳信號,分析信號時序等方法的解決過程,并最終實現SPI外設驅動LCD屏。

          本文引用地址:http://www.ctn26.com/article/202104/424757.htm

          本人的一個項目,項目使用公司的LPC11U68微處理器作為主控芯片,其設計功能之一是驅動TFT LCD屏。TFT LCD屏為SPI接口,于是使用LPC11U68芯片的SSP0外設接口來驅動。

          很簡單的三兩行字,卻讓我在調試的時候一度深陷困境。先上一張示波器截圖,我們慢慢道來。

          圖片.png

          這張示波器截圖對應的是下面這段代碼實現:

          void ssp0_send_byte(uint8_t data)

          {

          uint16_t tmp = data;

          LCD_DESELECT();

          LCD_CMD();

          while((Chip_SSP_GetStatus(LPC_SSP0, SSP_STAT_TNF) == RESET));

          Chip_SSP_SendFrame(LPC_SSP0, tmp);

          while((Chip_SSP_GetStatus(LPC_SSP0, SSP_STAT_TFE) != SET));

          LCD_SELECT();

          }

          LCD驅動對于寄存器或數據的寫入流程還是比較清晰、簡單。如上述源代碼所示:

          step1:將片選CS信號拉低

          step2:配置本條發送數據是命令or數據

          step3:發送8位串行數據

          step4:將片選CS信號拉高

          圖片.png

          上圖為TFT LCD驅動datasheet中的引腳時序參考圖。代碼的編寫也是完全符號時序的要求??墒蔷褪沁@么簡單的6行代碼出現了問題!

          我將代碼編譯后燒錄入LPC11U68芯片后開始運行,發現LCD屏驅動異常,屏幕沒有任何顯示。

          考慮到代碼是從示例程序移植過來,也不排除出現問題——也許原例程亦無法實現呢!我將代碼更換為GPIO模擬SPI方式實現驅動LCD屏——這次顯示成功了,只是頁面刷新要慢好多了。再次換回SPI外設方式,故障依舊——這也充分說明了硬件是完好的,而問題就出在了軟件設計上面了。

          剛剛開始以為配置LPC11U68芯片的SSP0外設出現了問題,經過反復驗證后,也未能定位原因所在。在軟件分析無果后,請出來了示波器,便有了文章開頭的那一張截圖。

          截圖中,藍線CH1為SPI外設的SCK引腳,黃線CH2為LCD的片選CS信號。從示波器上面可以清晰看到片選CS信號并沒有在發送一幀數據后才拉高,而是提前拉高了。當片選CS引腳為高時,LCD屏忽略SDA上面傳輸的數據,自然LCD屏不會有正確的顯示。

          通過示波器的 介入,我們觀察到了控制信號與數據信號的傳輸過程,并發現了LCD屏未能正確的顯示的癥結所在。下面我們就分析一下其中的原因。

          示例的例程是基于STM32系列單片機,閱讀兩者的datasheet,對比所使用的微處理器LPC11U68的SPI外設,可以看到STM32系列單片機沒有發送。那發送為何物呢?

          “FIFO是先進先出的意思,隊列的方式?!?/span>

          “FIFO是一個硬件環形的緩沖隊列,物理上不可尋址,不可見,僅SSPDR這個FIFO出口可見?!?/span>

          “SSP接口向SPI總線發送數據時,數據先存到SSPDR當中,由Tx FIFO的狀態及總線是否空閑決定已經存入到SSPDR當中的數據何時進行發送?!?/span>

          因為Tx FIFO的深度是有限的,每次發送過程中都是將現有FIFO中所有數據一起發送,所以SSPDR可以理解為發送過程當中的數據緩沖寄存器?!?/span>

          以上我從網絡上面摘錄下來的。通過FIFO的介紹可以得出,當程序執行到Chip_SSP_SendFrame()時,僅將數據“塞入”FIFO,并在成功“塞入”后即返回。而此時數據并未成功發送,但片選CS信號 卻在Chip_SSP_SendFrame()返回后,誤認為其成功執行而對片選CS信號進行了釋放拉高操作,待SPI外設真正發送數據時,此時片選CS信號已經釋放,LCD驅動芯片也就不會再接收其數據了。沒有了正確的輸入數據,屏幕也就“漆黑一片”了。

          分析問題已經完成,那么下面我們就著手解決問題。

          通過閱讀官方技術手冊,可以查詢到BUSY標志位代表SPI外設正在發送操作,所以我們僅需要在此標志位清零后再執行片選CS釋放即可。源代碼如下:

          void ssp0_send_byte(uint8_t data)

          {

          uint16_t tmp = data;

          LCD_DESELECT();

          LCD_CMD();

          while((Chip_SSP_GetStatus(LPC_SSP0, SSP_STAT_TNF) == RESET));

          Chip_SSP_SendFrame(LPC_SSP0, tmp);

          while((Chip_SSP_GetStatus(LPC_SSP0, SSP_STAT_TFE) != SET));

          while((Chip_SSP_GetStatus(LPC_SSP0, SSP_STAT_BSY) == SET));

          LCD_SELECT();

          }

          公司旗下LPC系列微處理器對外設增加FIFO可以減少數據中斷的調用,提高整體通訊效率,而這也恰恰營造了一種“異步”指令處理的環境。這時,也就出現了我們的微處理器在代碼執行順序上面出現了沒有按“順序”執行的問題。

          在增加了等待指令后,軟件的操作順序與期望順序一致,TFT LCD驅動顯示正常。我們在軟件設計時,合理使用硬件外設提供的FIFO功能,充分利用其優勢,規避其使用過程中的副作用。雖然本次FIFO帶來了一些困擾,但從整體的系統角度來講,仍然提升了我們的系統效率。




          關鍵詞: NXP FIFO

          評論


          相關推薦

          技術專區

          關閉